中國電子元件行業(yè)協(xié)會
China Electronic Components Association
法國原子能委員會電子與信息技術(shù)實驗室(CEA-Leti)宣布在六個三維(3D)循序集成工藝步驟上獲得突破進(jìn)展，而這六個步驟在可制造性、可靠性、性能或成本方面曾被認(rèn)為是精采絕倫的。
??CEA-Leti的CoolCubeTM專有技術(shù)是3D單片或3D循序互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)，允許垂直堆疊具有獨(dú)特連接的多層器件——通孔密度超過每平方毫米數(shù)千萬以上。CoolCubeTM技術(shù)實現(xiàn)了連線減少，同時也提高了產(chǎn)量并降低成本。除了降低功耗之外，由于功能的更多集成，這種真正的3D集成開啟了多樣化的前景。從性能優(yōu)化和制造支持的角度來看，在有限熱預(yù)算的前端線路(FEOL)環(huán)境中處理頂層器件需要優(yōu)化工藝模塊。
??CEA-Leti最近的3D器件循序集成相關(guān)成果已于12月3日在2018年IEEE國際電子器件會議(IEDM)上發(fā)表，論文題目為“3D循序集成的突破”。
??CEA-Leti的3D循序集成工藝主要突破包括：
??①用于頂部場效應(yīng)晶體管(FET)的低電阻多晶硅柵極;
??②完整的LT RSD(低溫升高的源極和漏極)外延，包括表面處理;
??③超低k(ULK)以上的穩(wěn)定鍵合;
??④采用標(biāo)準(zhǔn)ULK/Cu技術(shù)的層間中間后端線路(iBEOL)的穩(wěn)定性;
??⑤使用Cu/ULK iBEOL對晶圓進(jìn)行有效的污染控制，使其能夠在前端線路(FEOL)中重新引入頂部FET處理;
??⑥CMOS晶圓上方的Smart CutTM工藝。
??為了獲得高性能頂部FET，使用原位摻雜非晶硅的紫外線(UV)納秒激光再結(jié)晶，實現(xiàn)了低柵極接入電阻。采用先進(jìn)的LT表面處理和干濕刻蝕制備相結(jié)合，演示了全溫500°C的選擇性硅外延工藝。通過循環(huán)使用新的硅前體和氯氣刻蝕演示了外延生長。同時，該突破為3D循序集成的可制造性鋪平了道路，包括iBEOL與標(biāo)準(zhǔn)ULK和銅金屬線。
??斜邊污染控制策略包括三個步驟：斜面刻蝕、去污、封裝，允許在BEOL工藝之后在FEOL環(huán)境中重新引入晶圓。此外，新的突破還首次證明了500°C時線路間互連的擊穿電壓的穩(wěn)定性。該工作還展示了在經(jīng)過處理的FD-SOI CMOS器件底層上的晶體硅層的Smart CutTM轉(zhuǎn)移，作為頂部溝道制造的SOI鍵合和刻蝕背面工藝方案的替代方案。
